岗位职责：
1、负责SoC顶层设计、PCle和Ethernet等高速接口和CPU等子系统设计
2、负责SoC时钟、复位、总线、低功耗、调试和管理等功能设计
3、负责SoC前端flow的开发和维护，以及跟中后端的对接
4、支持SoC验证和SoC软件开发和测试
岗位要求：
1、有5年以上的SoC设计经验，熟悉SoC设计flow
2、精通计算机体系结构，熟悉常见的总线协议
3、精通Verilog/SystemVerilog等硬件设计语言
4、熟练使用Python/TCL等进行脚本开发以下为
加分项:
1、有RISC-V CPU、PCle、Ethemnet等IP的选型和集成经验
2、有clock、reset、debug、AXI总线等设计和集成经验