岗位职责：
一、功能设计与实现
根据项目需求，运用硬件描述语言（VHDL）对 FPGA 要实现的功能进行详细设计与代码编写。
二、仿真验证与调试
使用专业的仿真工具（如 ModelSim 等）对编写好的 FPGA 代码进行功能仿真，通过设定不同的输入激励信号，观察输出结果是否符合预期的逻辑功能要求，提前发现代码中的逻辑错误和潜在问题。
在实际的 FPGA 硬件平台上进行调试，借助示波器、逻辑分析仪等仪器设备，对 FPGA芯片的输入输出引脚信号进行监测和分析，定位并解决实际运行中出现的时序问题、信号完整性问题等，确保硬件电路能稳定可靠地运行。
三、协同工作
与硬件工程师紧密配合，参与硬件电路的整体设计，对 FPGA 芯片的选型给出合理建议，要综合考虑项目对 FPGA 的资源（如逻辑单元数量、存储容量、I/O 引脚数量等）需求、成本、功耗等因素。
与软件工程师协作，完成 FPGA 与其他软件系统（如嵌入式操作系统、上位机软件等）
的接口对接工作，使整个系统能够协调运行。
岗位要求：
一、专业知识与技能
熟练掌握 Verilog HDL，能够运用其进行复杂逻辑电路的设计与实现，并且对代码的可读性、可维护性有良好把握，懂得代码优化技巧，以提FPGA 的资源利用率和运行性能。
熟悉 FPGA 的开发流程，包括设计输入、综合、布局布线、生成配置文件等环节，了解不同 FPGA 厂商（如 Xilinx、Intel（原 Altera）等）的开发工具（如 Xilinx 的Vivaldo、Intel 的 Quartus 等）的使用方法，能够独立完成从设计到配置下载的整套操作。
具备数字电路、模拟电路基础知识，深刻理解逻辑门、时序电路、触发器等基本概念，因为这些知识是理解和设计 FPGA 内部逻辑的基石，有助于准确分析和解决开发过程中遇到的各种电路相关问题。
掌握一定的时序分析技能，能够根据 FPGA 的时钟频率、信号传输延迟等因素，判断和优化电路的时序，避免出现时序违规，保证电路在高速运行下的稳定性和正确性。
二、工具与仪器使用能力
熟练运用仿真工具进行功能仿真和时序仿真，能准确解读仿真结果并进行针对性的优化调整。同时，会使用逻辑分析仪、示波器等仪器设备对 FPGA 硬件进行实际测试，获取并分析实际信号的波形、频率、幅值等关键参数，辅助调试工作顺利开展。
了解一些辅助设计工具，如版本控制工具（Git 等），便于对项目代码和文档进行有效的管理，实现团队协作开发过程中的代码版本跟踪、合并与回溯等操作。
三、经验与项目经历
有一定的 FPGA 开发项目经验为佳，例如参与过通信设备、工业控制等领域相关项目的FPGA 开发，熟悉不同应用场景下 FPGA 的功能特点和开发要点，能够更快地融入新的工作项目，准确把握项目需求和技术难点。