FPGA工程师
月薪：1.5-2.5万
职位描述
Verilog HDL
岗位职责
1、参与产品开发任务、进度计划、设计方案的拟制、讨论和评审；
2、负责产品设计方案中与FPGA相关部分的设计与实现，包括编程、仿真、综合、布线、时序分析等；
3、负责所开发代码的板级验证工作，负责设计文档的编写、存档；
4、基于Matlab或者C算法实现的基础上，完成基于FPGA的算法实现；
5、根据项目需求，对项目中所涉及的各种接口和总线进行设计和实现；
6、参与整机调试，协助项目和产品的联调，并对联调过程中所发现的问题进行定位和分析。
7、领导交办的其它事务及公司规章制度中明确的其它职责。
任职要求
1、统招本科及以上学历，通信工程、电子工程、控制工程及应用数学等相关专业；
2、具备熟练使用Verilog或VHDL进行FPGA产品开发的经验，熟悉FPGA的开发流程，熟练使用FPGA开发工具；
3、熟悉常用的硬件调试工具以及硬件接口，具备基本的硬件问题排查能力；
4、具有导航、通信相关信号处理算法产品经验、高速接口开发经验优先；
5、有良好的英语阅读能力，能独立阅读英文资料；
6、具有良好的沟通协调能力和团队精神，能勤奋刻苦，踏实工作，能承受一定的工作压力。
职位福利：六险一金、带薪年假、定期体检、节日福利、周末双休、年度灵活调薪、年度绩效奖金