职责描述：
1、高速 SerDes 方向：设计下一代高速串行接口（USB4/DP2.1/HDMI2.1 及以上）物理层模拟电路，负责 CDR、SerDes、均衡器、线缆驱动器等关键子电路的设计实现；进行通道建模、仿真与优化，保障系统误码率达标。
2、PLL / 时钟方向：研发低抖动、低功耗 PLL 及 VCO，为高速 SerDes 和 ADC/DAC 提供高质量时钟；设计 PFD、电荷泵、分频器、环路滤波器等核心模块，优化相位噪声、抖动及稳定性。
3、数据转换器方向：设计高速通信和信号处理系统中的高精度、高速 ADC/DAC；主导架构选型（Pipeline/SAR/Sigma-Delta 等）及采样保持电路、比较器、基准源等关键电路的设计与仿真。
4、通用职责：与系统及数字团队协作，参与芯片架构定义、规格制定和系统级仿真验证；指导版图设计，确保电路性能对版图效应的鲁棒性；主导测试方案制定、调试、性能验证及失效分析；跟踪技术前沿，参与专利申请。
任职要求：
1、电子工程、微电子相关专业，硕士及以上学历，具备扎实的模拟电路设计基础，深入理解 CMOS 器件物理、噪声、匹配、稳定性等原理；
2、精通 Cadence/Virtuoso 等 IC 设计平台，熟练使用Spectre/HSPICE 等工具进行前 / 后仿真。具备良好的英文技术文献阅读能力;
3、在高速 SerDes PHY、高性能 PLL 或高精度 / 高速 ADC/DAC 领域有成功流片经验。熟悉 Verilog-A/AMS 进行行为级建模和混合信号仿真。了解高速接口协议（USB/DP/HDMI/PCIe）或数据转换系统架构。
有使用 EMX/HFSS 等工具进行电感、传输线等无源结构仿真经验；
4、拥有优秀的问题分析解决能力、团队协作精神和沟通能力；