工作职责：
1. 和前端设计人员协同合作,负责芯片DFT架构和方案设计,定义清晰的芯片可测性结构：时钟，逻辑层次，PAD-MUX等;
2. 完成芯片block/TOP level的DFT(MBIST/ATPG/BSD/LBIST)相关工作，并保证按时高质量交付完成；
3. 完成芯片DFT相关时序约束文件的产生，协助后端进行相关时序的收敛和功耗收敛；
4. 承芯片DFT的pattern产生，并进行前仿和后仿验证；
5. 撰写芯片DFT相关的设计文档和测试文档；
6. CP/FT测试程序的开发调试和故障诊断，良率提升；
7. 进行DFT流程的研究和优化，以及维护和优化自动化设计平台；
任职要求：
1.通信、电子、计算机等相关专业本科及以上学历，具有车轨芯片DFT经验更佳.
2.熟练掌握Verilog / Tcl / Perl / python等相关脚本语言；
3.熟练掌握DFT(MBIST/ATPG/BSD)相关EDA（如Mentor/Synopsys）工具；
4.熟悉DFT诊断及良率分析经验者优先；
5.具备大规模SOC芯片Full Chip DFT 经验者优先；
6.具备良好的沟通能力和团队合作精神。