热门城市：北京 上海 广州 深圳 成都 杭州 天津 西安 苏州 武汉 厦门 长沙 郑州 重庆

职位类型

薪资范围:全部,10K以下,10-20K,20-30K,30-50K,50k以上

学历要求:全部,学历不限,大专,本科,硕士,博士

工作经验:经验不限,1年以内,1-3年,3-5年,5-10年,10年以上

搜索结果

数字IC设计工程师 30-60*14薪深圳
深圳3-3年

有数字前端设计师经验,3-5年数字前端设计经验,ASIC,VHDL,Verilog/System Verilog
笔特科技（成都）有限公司融资阶段：公司规模：
数字IC设计工程师 45-65*18薪深圳
深圳5-5年

电路设计,FPGA开发,Verilog,Perl,芯片设计
 深圳市国微电子有限公司融资阶段：公司规模：
数字设计工程师 40-70*15薪上海
上海5-5年

有数字前端设计师经验,5年以上数字前端设计经验,SoC,ARM,RISC-V,x86,Verilog/System Verilog
南京光智元科技有限公司融资阶段：公司规模：20~99人
芯片设计工程师（NPU/SOC） 25-50*16薪上海
上海1-1年

有数字前端设计师经验,1年以内数字前端设计经验,1-3年数字前端设计经验,3-5年数字前端设计经验,SoC,CPU,GPU,MCU,RISC-V,Verilog/System Verilog,NPU,SOC
奕算智能科技（上海）有限公司融资阶段：公司规模：
数字电路工程师 40-70*16薪深圳
深圳3-3年

电路设计,VHDL,Verilog,Perl,芯片设计
 深圳市国微电子有限公司融资阶段：公司规模：
SOC前端设计（IP设计） 40-70*15薪深圳
深圳5-5年

FPGA开发,Perl,芯片设计,Python
蓝芯算力（深圳）科技有限公司融资阶段：公司规模：
SOC前端设计（IP设计） 40-70*15薪北京
北京5-5年

FPGA开发,Perl,芯片设计,Python
蓝芯算力（深圳）科技有限公司融资阶段：公司规模：
数字IC设计工程师 23-45*13薪北京
北京1-1年

Verilog,芯片设计
 北京中科银河芯科技有限公司融资阶段：公司规模：
高级数字IC设计工程师（MCU/SOC） 25-50*14薪深圳
深圳5-5年

芯片设计,数字设计
 深圳市华普微电子股份有限公司融资阶段：公司规模：
高级IC设计工程师（杭州） 50-80*15薪杭州
杭州5-5年

SoC,RISC-V,高速接口,Verilog/System Verilog,Perl,量产经验,有数字前端设计师经验,SOC设计,C/C++,高速总线协议,ASIC,BUS总线,前端EDA工具,Verilog,3-5年数字前端设计经验,成功流片经验,TCL,ARM,Synopsys,Python
深圳比特微电子科技有限公司融资阶段：公司规模：
ASIC设计工程师 25-50*12薪北京
北京3-3年

接受无数字前端设计师经验,ASIC
北京通广龙电子科技有限公司融资阶段：公司规模：100~499人
数字ic工程师 30-50*12薪深圳
深圳5-5年

1-3年数字前端设计经验,SoC,Verilog/System Verilog,成功流片经验,有数字前端设计师经验
 厦门思坦集成科技有限公司融资阶段：公司规模：
数字芯片前端设计工程师 15-30*12薪上海
上海null-null年

Adobe Photoshop,物联网,Angular,数字电路,集成电路,Quartus,Modelsim,Matlab
上海武贲科技有限公司融资阶段：公司规模：
IC设计工程师（介质算法方向） 20-40*12薪杭州
杭州3-3年

接受无数字前端设计师经验,Nand
深圳佰维存储科技股份有限公司融资阶段：公司规模：
数字马力 - 前端开发工程师（base 长沙） 11-22*12薪长沙
长沙3-3年

JavaScript,Web设计,云计算,React,技术博客/开源项目有所贡献,前端开发经验,计算机/软件工程相关专业
 蚂蚁金服（杭州）网络技术有限公司融资阶段：D轮及以上公司规模：1000~9999人
CIPU芯片设计高级专家（杭州/北京） 40-70*13薪北京
北京5-5年

SoC,RISC-V,CPU,高速接口,Perl,有数字前端设计师经验,GPU,网络芯片,ASIC,Shell,5年以上数字前端设计经验,成功流片经验,TCL,Python
阿里云计算有限公司融资阶段：公司规模：1000~9999人
芯片开发部数字芯片设计工程师 20-40*15薪深圳
深圳1-1年

Verilog,FPGA开发,电路设计,芯片设计
 深圳市欧冶半导体有限公司融资阶段：公司规模：
资深数字设计工程师（NOC方向） 30-60*16薪深圳
深圳5-5年

有数字前端设计师经验,5年以上数字前端设计经验,ARM,高速总线协议,成功流片经验,量产经验,Verilog/System Verilog
深圳市国微电子有限公司融资阶段：公司规模：
数字设计工程师 30-45*15薪上海
上海5-5年

verilog
芯海科技（深圳）股份有限公司融资阶段：公司规模：
芯片设计工程师(A243223) 25-50*16薪上海
上海3-3年

RTL,数字,架构,IP
苏州亿铸智能科技有限公司融资阶段：公司规模：

1 2 3 4 5 6