岗位职责： - 设计和开发数字电路后端实现方案，包括RTL设计、逻辑综合、时序分析、物理设计和布局布线。 - 进行数字电路实现过程中的时序约束开发和验证，确保设计符合功能、性能和功耗要求。 - 确保实现的数字电路满足物理设计规则，如DRC、LVS，EMIR和可靠性规则等。 - 参与验证和确认数字电路的功能正确性LEC和可靠性。 - 协作工作，与团队中的RTL设计工程师、物理设计工程师和验证工程师一起确保设计的准确性和成功交付。 岗位要求： - 本科或以上学位，计算机工程、电子工程或相关领域。 - 2年以上数字电路后端设计经验。 - 熟悉Verilog和System Verilog RTL设计语言和流程。 - 熟练掌握数字电路后端实现工具，如DC、ICC2、Innovus、PrimeTime等。 - 有经验处理数字电路的时序分析和约束开发。 - 了解物理设计和布局布线的基础知识。 - 了解DFT的基础知识和设计要求。 - 掌握脚本工具（如Tcl，Perl）的经验。 - 有FPGA，高速接口设计（例如DDR，PCIe，Ethernet，Serdes）优先。 - 有良好的团队合作和沟通能力，能够与团队中的其他工程师协作。 - 具有解决问题和寻找创新解决方案的能力。 - 具有良好的英语口语和写作能力，能够与海外同事合作。