岗位职责：
1.主要完成模数混合ASIC芯片中数字电路模块的前端RTL设计与仿真，完成RTL代码的综合和评估
2.参与完成ASIC芯片产品定义和数字部分顶层方案设计
3.参与完成算法的Matlab/Simulink仿真以及算法定点化设计和指标评估
4.配合完成仿真验证
5.配合完成FPGA原型验证
6.协助后端设计人员共同完成设计任务
7.相应设计文档撰写
任职要求：
1.微电子学，电子科学与技术，集成电路设计，通信工程，控制工程等相关专业
2.硕士或本科5年以上相关工作经验
3.精通Verilog语言，精通IC数字前端设计流程以及相关的EDA工具和环境，具备丰富的数字前端设计工程经验
4.了解常用控制算法PID、LMS等，熟练使用Matlab/Simulink搭建系统模型，了解常用滤波器、调制解调、OTP读取和SPI通讯模块的设计，了解常用数字信号处理方法，了解数字滤波、参数估计、同步解调和调制等算法设计，了解FPGA原型验证
5.具备良好的团队协作和沟通能力
公司基本情况：
1.行业背景：团队拥有十多年在本行业核心技术和市场的耕耘积累
2.工作时间：09:00~17:00，弹性1小时，午休1.5小时，一周双休
3.福利体系：五险一金、带薪年假、节日福利、生日福利等
4.调薪制度：每年均有调薪机会
5.股权激励：该岗位为团队核心岗位，入职满一年将有资格获得公司原始股份，成为公司合伙人
6.工作地点：成都市高新区（西区）天骄路555号OVU中电阳光信息港
注：具体薪资待遇（面议！！！）