岗位职责：
- 设计和开发数字电路后端实现方案，包括RTL设计、逻辑综合、时序分析、物理设计和布局布线。
- 进行数字电路实现过程中的时序约束开发和验证，确保设计符合功能、性能和功耗要求。
- 确保实现的数字电路满足物理设计规则，如DRC、LVS，EMIR和可靠性规则等。
- 参与验证和确认数字电路的功能正确性LEC和可靠性。
- 协作工作，与团队中的RTL设计工程师、物理设计工程师和验证工程师一起确保设计的准确性和成功交付。
岗位要求：
- 本科或以上学位，计算机工程、电子工程或相关领域。
- 2年以上数字电路后端设计经验。
- 熟悉Verilog和System Verilog RTL设计语言和流程。
- 熟练掌握数字电路后端实现工具，如DC、ICC2、Innovus、PrimeTime等。
- 有经验处理数字电路的时序分析和约束开发。
- 了解物理设计和布局布线的基础知识。
- 了解DFT的基础知识和设计要求。
- 掌握脚本工具（如Tcl，Perl）的经验。
- 有FPGA，高速接口设计（例如DDR，PCIe，Ethernet，Serdes）优先。
- 有良好的团队合作和沟通能力，能够与团队中的其他工程师协作。
- 具有解决问题和寻找创新解决方案的能力。
- 具有良好的英语口语和写作能力，能够与海外同事合作。
异格技术专注于国产FPGA芯片的研发与设计，以创新技术和开放生态为客户创造更大价值，致力于成为FPGA芯片领域的领军者。
未来10-15年，是中国芯片产业蓬勃发展的黄金期，也是中国芯片产业赶超世界的关键期，众多芯片设计企业将在这段时期涌现，异格技术应运而生，此为天时；中国是全球最大的电子信息产业制造基地，据Gartner的最新预测：到2025年，中国的FPGA市场将占到全球市场的68%，复合增长率达到25%，异格技术根植于中国，此为地利；引进全球FPGA芯片行业精英是异格技术的长远发展战略，时至今日，已经有超过九十位全球精英加盟异格，此为人和。
“因为相信，所以看见”，依托天时、地利、人和，异格技术确定了“1+N三步走”的公司战略，“1”是指依托先进的FPGA芯片技术；“N”是指重点耕耘N个垂直价值市场；“三步走”是指公司发展的三个阶段：第一阶段是用2年的时间完成产品市场准入；第二阶段是用2-3年的时间实现产品系列化、科创板上市；第三阶段是通过3-5年的时间构建产品多元化商业模式，将异格技术打造成千亿市值的国内领先芯片供应商。