岗位职责：
1. FPGA芯片的顶层/Block级RTL（Verilog或System Verilog）设计，集成和测试。
2. 与Analog/定制电路设计团队合作，协同完成FPGA芯片内特殊定制电路。
3. 熟悉高速接口设计（例如DDR，PCIe，Ethernet，Serdes）（加分项）。
4. 熟悉片上互联总线设计(含一致性)（加分项）。
5. 与验证团队合作，协同完成Block级，Top级验证工作。
6. 针对功率，性能，面积和时序优化ASIC。
7. 参与ASIC的物理设计：综合，扫描插入，ATPG，平面布置，布局和布线，时序收敛，形式验证，静态时序分析，后注释仿真。
岗位要求：
1.1-3年ASIC / FPGA设计，验证或相关工作知识；
2. 具有Verilog，System Verilog或VHDL的RTL设计；
3. 了解数字信号处理知识；
4. 了解高速接口协议，片上互联总线，嵌入式处理器知识；
5. 熟悉前端，中端，后端ASIC设计工具（Cadence / Synopsys）；
6. 熟悉实验室设备（逻辑分析仪，示波器，频谱分析仪）；
7. 掌握脚本工具（如Tcl，Perl）的经验；
8. 优秀的沟通，人际关系，团队合作能力；
9. 工程学或相关领域的学士学位优先资格。
异格技术专注于国产FPGA芯片的研发与设计，以创新技术和开放生态为客户创造更大价值，致力于成为FPGA芯片领域的领军者。
未来10-15年，是中国芯片产业蓬勃发展的黄金期，也是中国芯片产业赶超世界的关键期，众多芯片设计企业将在这段时期涌现，异格技术应运而生，此为天时；中国是全球最大的电子信息产业制造基地，据Gartner的最新预测：到2025年，中国的FPGA市场将占到全球市场的68%，复合增长率达到25%，异格技术根植于中国，此为地利；引进全球FPGA芯片行业精英是异格技术的长远发展战略，时至今日，已经有超过九十位全球精英加盟异格，此为人和。
“因为相信，所以看见”，依托天时、地利、人和，异格技术确定了“1+N三步走”的公司战略，“1”是指依托先进的FPGA芯片技术；“N”是指重点耕耘N个垂直价值市场；“三步走”是指公司发展的三个阶段：第一阶段是用2年的时间完成产品市场准入；第二阶段是用2-3年的时间实现产品系列化、科创板上市；第三阶段是通过3-5年的时间构建产品多元化商业模式，将异格技术打造成千亿市值的国内领先芯片供应商。