岗位职责
1、 参与数字IP的规格定义；
2、 完成IP内模块级的各类文档编写、RTL实现及相关验证工作；
3、 完成IP内模块级的PPA（Performance，Power，Area）优化；
4、 与验证团队合作，协同完成Block级，Top级验证工作。
岗位要求
1、本科及以上学历，具有三年以上的ASIC设计经验，熟悉数字IC设计流程；
2、 熟练使用verilog编写RTL，熟练使用EDA工具,能够独立解决技术问题；
3、 具有Verilog代码PPA优化的经验；
4、 熟悉Linux系统，掌握至少一种脚本语言(Python/shell/tcl/perl等)；
5、 有过复杂IP开发经验者优先（PCIE/ETH/AMBA总线/ARM/RISC-V/DDR/MIPI/NOC/SERDES等）；
6、有良好的团队沟通能力和合作精神。
异格技术专注于国产FPGA芯片的研发与设计，以创新技术和开放生态为客户创造更大价值，致力于成为FPGA芯片领域的领军者。
未来10-15年，是中国芯片产业蓬勃发展的黄金期，也是中国芯片产业赶超世界的关键期，众多芯片设计企业将在这段时期涌现，异格技术应运而生，此为天时；中国是全球最大的电子信息产业制造基地，据Gartner的最新预测：到2025年，中国的FPGA市场将占到全球市场的68%，复合增长率达到25%，异格技术根植于中国，此为地利；引进全球FPGA芯片行业精英是异格技术的长远发展战略，时至今日，已经有超过九十位全球精英加盟异格，此为人和。
“因为相信，所以看见”，依托天时、地利、人和，异格技术确定了“1+N三步走”的公司战略，“1”是指依托先进的FPGA芯片技术；“N”是指重点耕耘N个垂直价值市场；“三步走”是指公司发展的三个阶段：第一阶段是用2年的时间完成产品市场准入；第二阶段是用2-3年的时间实现产品系列化、科创板上市；第三阶段是通过3-5年的时间构建产品多元化商业模式，将异格技术打造成千亿市值的国内领先芯片供应商。