岗位职责：
1、完成模块从算法/协议到芯片架构及微架构的实现；
2、完成模块的RTL实现及并和验证人员一起完成功能收敛；
3、配合后端人员完成模块的时序收敛；
4、参与算法/协议/架构的评估与优化；
5、参与模块的FPGA原型验证及芯片回片调试；
岗位要求：
1、对数字IC设计理解深刻并精通Verilog
2、具有5年及以上IP设计/Soc设计整合经验，有实际Tapout经验并参与过Chip Bringup测试
3、有整芯片时钟、复位以及电源管理相关设计经验
4、参与过系统架构设计/微架构设计和系统指标如performance, power等分析
5、有整芯片FPGA原型设计和调试经验