工作职责：
根据SOC整体需求，评估和提供PCIe、ETH子系统设计指标，并集成相应的PCIe子系统，适配高性能并行计算芯片整体PPA以及虚拟化需求；
负责PCIe、ETH周边设计的微架构文档和代码开发工作，和其他团队协作，完成功能设计/验证/时序优化以及 post silicon的测试；
完成端到端设计交付工作，包括但不限于sdc/lint/cdc/rdc以及FPGA/EMU平台的bringup；
协助system validation完成芯片回片后的PCIe、ETH子系统bingup及性能调优。
岗位要求：
3年以上ASIC/FPGA经验，并满足以下一个或多个方向：
熟悉PCIe、ETH协议以及典型应用场景，熟悉PIPE接口, 有PHY以及整体PCIe子系统的实际开发集成经验；
有实际PCIe、ETH的bring-up经验,包括芯片回片的bring-up以及在FPGA/EMU上的软硬协同测试经验；具备硅后调试经验和使用协议分析仪优先。
熟悉常见的总线协议，包括AXI/AHB/APB等相关协议；以及常用数字 IP, SerDes等，参与过芯片顶层集成整合，大型芯片设计经验者优先；
熟悉clk/rst设计，具备Serdes SDC整合和STA时序收敛经验者优先；
自我驱动，优秀的问题解决和团队协作能力。