工作职责：
参与SoC芯片的架构设计；
参与CPU及相关IP的性能评估和选型；
完成CPU子系统的架构设计和子系统集成等工作及子系统交付；
配合验证、应用等相关部门完成CPU子系统性能优化及验证；
负责CPU子系统SDC设计，配合实现部门完成Synthesis、DFT、STA、UPF等。
岗位要求：
通信、电子、计算机等相关专业硕士及以上学历，熟悉SoC设计流程；
熟悉RISC-V、ARM 体系架构，有基于RISC-V、ARM CPU IP 的SOC开发经验和PPA优化经验为佳；
熟悉计算机体系结构，了解Cache一致性和多核SOC架构设计、中断系统和异步通信优先；
具备CPU、Cache、GPU、VPU（一项或多项）等开发经验者优先；
熟练掌握Verilog和相关仿真环境， 有一定的脚本开发能力（python/perl/shell 一项以上为佳）；
良好的沟通能力和团队合作精神。