岗位描述：
1、根据JEDEC和项目产品指标，分解高速IO电路的设计SPEC；
2、设计、优化和验证用于储存产品的高速IO电路模块，如LPDDR4，LPDDR5，DDR4，DDR5等；
3、设计用于测试的电路，实现KGD产品的高速IO可测性；
4、规划IO模块的版图布局，指导版图设计；
5、与数字工程师合作，制定数模交互时序，控制等规划，确保数模交互正确；
6、开发完成技术资料和产品文档的编写、维护等工作；
7、为产品测试和debug提供技术支持和指导；
8、支持FAE，分析解决相关的客诉问题。
任职要求：
1、熟悉模拟/混合信号电路设计，能进行高速、低功耗等先进存储芯片的设计；
2、具有高速IO接口电路的设计和优化能力（如LPDDR5,
DDR5等IO接口）；
3、具有5年以上的高速IO接口电路设计经验，熟悉DFE/CTLE/FFE等均衡技术；
4、具有高速、低抖动时钟树设计经验；
5、能指导版图工程师完成高速IO电路的版图设计，并提出具体的layout优化措施；
6、熟悉高速IO接口的系统建模仿真；
7、有较强的沟通能力、良好的团队协作能力。