工作地：杭州
主要职责：
•使用Cadence Virtuoso进行模拟和混合信号电路的版图设计。
•进行设计规则检查（DRC）、电气规则检查（ERC）和布局与原理图对比（LVS）。
•与前端设计团队密切合作，确保版图设计符合电路设计要求。
•优化版图布局，提高芯片的性能和良率。
•编写详细的版图设计文档和技术报告。
•参与项目管理和团队协作，确保项目按时交付。
任职要求：
•电子工程、微电子或相关专业本科及以上学历。
•熟练使用Cadence Virtuoso进行版图设计。
•具备良好的英语沟通能力，CET-6优先。
•熟悉集成电路设计流程和设计规则。
•有APR（自动布局布线）经验者优先。
•熟悉SKILL或其他编程语言者优先。
•能编写DRC/LVS rule者优先
•良好的团队合作精神和沟通能力。