负责关键模拟IP的设计与验证，包括IO、ADC/DAC、PLL、电源管理模块及ESD防护电路，确保芯片在系统级的性能与可靠性。
岗位职责：
1. 主导SOC芯片中模拟IP的设计与优化，包括IO接口、ADC/DAC、PLL、电源管理模块及ESD防护电路；
2. 完成晶体管级设计及前仿后仿，协同版图团队优化匹配、噪声及抗干扰特性。
3. 支持芯片测试，分析量产良率问题。
4. 与数字团队协同设计混合信号接口，制定模拟IP的DFT方案，提升测试覆盖率。
5. 解决先进工艺（FinFET/FD-SOI）下的模拟设计挑战，参与制定团队设计规范与方法学。
任职要求：
1.微电子/电子工程硕士及以上学历，7年以上芯片模拟设计经验。
2.至少2款成功量产的模拟IP设计经验。
3.精通高精度ADC/DAC，低噪声PLL，高可靠性ESD架构，熟练使用Cadence/Synopsys工具链。
4.掌握蒙特卡洛分析、可靠性仿真方法。
5.有高速SerDes/DDR设计经验优先。