岗位职责:
1.根据需求设计模数混合芯片的数字架构、集成。
2.根据模块需求及芯片架构完成负责模块的架构设计及文档编写。
3.根据模块设计文档完成数字IP的设计。
4.完成代码质量检查，负责、配合数字模块设计验证及系统级验证。
5.协助验证人员定义和完善验证计划。
6.负责负责模块SDC约束编写，参与模块综合并分析综合报告。
7.通过分析综合等流程报告，完成模块的PPA(Performance、Power、Area)分析和优化。
8.配合后端人员完成P&R工作，并保证时序收敛。
9.负责FPGA原型验证的代码设计和设计验证，并配合AE分析、解决测试问题。
任职资格:
1.熟练使用Verilog进行ASIC代码设计。
2.熱练掌握VCS、Verdi、Design Compiler、Prime Time、SpyGlass等EDA工具。
3.熱悉Xilinx、Altera等FPGA开发平台。
4.硕士及以上学历，三年以上ASIC设计经验，有ASIC流片经验。特别优秀者可放宽此限制。
5.具有模数混合芯片设计经验。
6.熟悉IC设计流程，有综合、STA、Formality、DFT、ATPG经验者优先。
7.有车规设计经验者优先，熟悉CAN/LIN总线协议以及开发经验者优先。
8.认真、负责，勇于挑战。