工作职责：
1. 负责复杂的数字逻辑设计，USB/PCIE phy的pcs设计 ， 或者其他通用数字IPs的设计；
2. 与模拟团队合作，负责高速数模混合设计中的数字部分设计,特别是高速serdes的PCS层的设计;
3. RTL coding, 包括模块级，SoC顶层级中DFT/low power 设计，验证；
4. 集成各种通用IPs（USB3/PCIE controller/spi/I2C......）到 SoC中，clock/reset tree 设计， chip 级的验证，分析；
5. 支持后端综合，timing收敛等。
任职资格：
1. 对数字逻辑设计有较深的理解，三年以上相关经验；
2. 有基于ARM的SoC的设计经验；
3. 掌握部分通用的协议或者IPs，譬如AMBA, I2C，UART，ARM等；
4. 熟悉C，verilog，system verilog，以及vcs/nc verilog等仿真工具；
5. 熟悉usb2，usb3，或者Pcie 协议；
6. 工作积极主动，易沟通，有团队精神。