岗位职责：
1) 主导高速IO接口（DDR/LPDDR/NAND）的架构设计和RTL实现
2) 负责从规格定义到硅验证的全流程开发，包括时序收敛、功耗优化和DFT集成
3) 与模拟团队一起，完成IP模块开发，制定项目计划并确保按时交付
4) 与验证团队、后端团队及Foundry密切合作，解决跨领域技术问题
5) 编制技术文档并参与客户技术支持
6) 跟踪JEDEC最新协议标准，规划技术路线图
任职要求：
1) 硕士及以上学历，电子工程/微电子相关专业
2) 6年以上数字电路和数模混合设计经验，2年以上团队管理经验
3) 精通Virtuoso/Verilog/SystemVerilog，熟悉ASIC全流程开发
4) 主导过DDR4/5或LPDDR4/5接口的完整设计项目
5) 具备良好的英语技术文档读写能力
加分项：
有高速接口流片经验
熟悉AMS仿真环境