一、NOC设计
1.芯片 NOC 架构设计
主导SoC芯片中NoC架构（包括一致性和非一致性）的设计与规划，根据芯片整体性能指标及功能需求，构建高效、低功耗且具备高扩展性的 NOC 架构。
负责制定 NOC 拓扑结构，包括确定节点布局、链路连接方式等，以优化芯片内部数据传输路径，减少传输延迟与功耗。
2.IP 核集成设计
协同芯片设计团队，将各类 IP 核（如处理器核、存储等）与 NOC 进行有效集成设计，确保 IP 核之间通过 NOC 实现高速、稳定的数据通信。
针对不同 IP 核的通信特性，设计适配的接口协议与通信机制，保障数据在 NOC 中的正确传输与交互。
3.需求分析与算法设计
与产品团队紧密合作，深入理解芯片的应用场景与功能需求，将其转化为具体的 NOC 设计需求。
研究并设计适用于芯片 NOC 的路由算法、流量控制算法等，以提升 NOC 在复杂工作负载下的性能表现。
4.设计文档撰写
编写详尽的NOC 设计文档，涵盖架构图、拓扑图、接口规范、算法说明、时序分析等内容，为后续的芯片设计、验证及流片提供准确依据。
持续更新和维护设计文档，保证其与实际设计的一致性，方便团队成员在不同阶段的查阅与参考。
5.仿真与验证
配合验证团队运用专业的仿真工具，对芯片 NOC 设计进行功能仿真与性能评估，制定全面的验证计划与测试用例。
根据仿真和验证结果，对 NOC 设计进行优化与改进，解决潜在的设计缺陷与性能瓶颈。
6.技术调研与选型
跟踪芯片NOC 领域的前沿技术动态，对新型的通信协议、架构设计方法等进行调研与评估，为公司芯片技术创新提供技术储备。
在芯片设计过程中，参与 NOC 相关的硬件 IP、工具软件等的选型工作，确保选型满足项目需求与预算要求。
任职要求：
1.微电子、集成电路设计、计算机工程等相关专业，硕士及以上学历优先。
2.具有5年以上芯片设计相关经验，其中有3年及以上芯片 NOC 设计经验者优先。熟悉芯片设计全流程，尤其是数字前端设计与验证环节。
3.专业技能
精通片上网络（NOC）的设计原理与方法，深入理解 NOC 的拓扑结构、路由算法、流量控制等关键技术。
熟练掌握 Verilog、VHDL 等硬件描述语言，能够进行高效的 RTL 代码设计与实现。
熟悉常用的芯片设计工具，如 Cadence、Synopsys 等 EDA 工具，具备使用仿真工具进行功能验证与性能分析的能力。
了解先进的芯片制造工艺对 NOC 设计的影响，能够在设计中考虑工艺相关因素。
二、UCIe设计
职位描述：
1.UCIE 系统架构设计
负责基于 UCIE标准的系统架构设计。根据芯片组的功能需求、性能指标和成本限制，规划 UCIE 互联的整体架构，确保各个Chiplet之间能够实现高速、可靠的数据通信与协同工作。
深入研究 UCIE 规范，分析不同应用场景下的通信需求，设计并优化 UCIE 链路层、物理层协议栈，以满足系统对带宽、延迟、功耗等方面的要求。
2.UCIE 设计实现
根据不同的总线转换协议，设计高效的adapter以适应Chiplet互联需求
3.与 Chiplet 协同设计
与 Chiplet 设计团队紧密合作，根据 Chiplet 的功能特点和接口需求，定制 UCIE 互联方案。确保 UCIE 接口与 Chiplet 内部逻辑的无缝对接，实现高效的数据交互。
在 Chiplet 设计过程中，提供 UCIE 相关的技术支持和指导，帮助优化 Chiplet 的设计以更好地适配 UCIE 互联架构。
4.仿真与验证
配合验证团队制定详细的 UCIE 设计仿真与验证计划，通过构建各种测试场景，验证 UCIE 在不同工作条件下的正确性和稳定性。
参与硬件测试工作，与测试团队协作，分析和解决在仿真和硬件测试过程中出现的 UCIE 相关问题。根据测试结果对设计进行优化和改进，确保 UCIE 设计满足项目要求和行业标准。
5.技术评估与创新
跟踪 UCIE 技术的发展动态，评估新兴的 UCIE 相关技术和解决方案，为公司的技术研发方向提供建议。积极探索在 UCIE 架构下的创新设计方法，提升公司在先进封装领域的技术竞争力。
参与行业内的技术交流活动，与同行分享经验，了解最新的技术趋势和市场需求，推动 UCIE 技术在公司产品中的应用与发展。
6.设计文档撰写与维护
编写详尽的 UCIE 设计文档，包括架构设计文档、接口规范、RTL 代码说明、测试报告等。确保文档内容准确、完整，为后续的项目开发、维护和团队协作提供有力支持。
及时更新设计文档，使其与实际设计保持同步。在项目的不同阶段，向团队成员和相关部门提供清晰的技术资料和指导。
任职要求：
1.教育背景：电子工程、微电子、集成电路设计等相关专业，本科及以上学历，硕士优先。
2.工作经验：
具有5年以上集成电路设计相关工作经验，其中至少3年专注于高速接口设计或先进封装领域，有 UCIE 设计经验者优先。
3.专业技能
精通 UCIE 技术规范和协议，深入理解 UCIE 的架构、链路层和物理层设计原理。
熟练掌握硬件描述语言（Verilog 或 VHDL），具备扎实的数字电路设计能力，能够独立完成 UCIE 接口的 RTL 设计与综合。
熟悉高速串行接口设计，如 SerDes 技术，掌握信号完整性分析方法。
了解先进封装技术（如 2.5D/3D 封装），熟悉 Chiplet 设计流程和方法，能够在 Chiplet 设计中有效应用 UCIE 技术。
熟练使用常用的芯片设计和验证工具，如 Cadence、Synopsys 等 EDA 工具套件，具备良好的脚本编写能力（如 Perl、Python 等），能够提高设计和验证效率。