任职条件:
(1)具备扎实的编程基础和独立开发能力。(2)熟悉Verilog 代码。
(3)熟悉VCS、Questasim、Verilator等工具的使用。(4)具备良好的沟通能力和团队协作精神。专业:
微电子、计算机科学与技术等相关专业。教育水平:
一本本科及以上学历。相关经验:
任职要求 (1)具有数据处理与标注经验优先。
(2)具有Verilog开发经验优先。
(3)了解处理器结构、熟悉5级流水、乱序多发优先。知识技能:
(1)掌握Verilog硬件描述语言，能进行模块化编码，描述数字电路结构与行为。
(2)熟悉Python 开发语言。考核目标:
(1)Verilog 验证通过率。拟承担工作:
(1)项目Verilog代码验证。
(1)代码验证。基于Verilator、VCS等仿真工具，搭建TB环境对生成的 RTL代码进行正确性验证。
(2)验证环境搭建。针对特定DUT 搭建UVM验证环境。
岗位职责 (3) Golden 模块编写。基于SystemVerilog或者高级语言，编写DUT 的
Golden 模块。