岗位职责：
1、与架构、FPGA和软件团队合作，完成芯片功能验证。
2、开发基于System Verilog/UVM的验证环境，并不断完善。
3、针对设计制定完成测试计划，测试例代码编写，执行测试，并达到目标覆盖率。
4、协同设计工程师进行测试例的调试。
任职要求：
0-5年ASIC/FPGA验证经验
精通System Verilog和UVM验证方法学
具有独立搭建UVM环境的经验
熟悉VCS/NCsim/Verdi等仿真工具
熟悉和Python、Per等脚本语言
熟悉Ethernet, IP, TCP / UDP协议, 有Switch / Router产品验证经验者优先
熟悉OVS、VIRTIO、SR-IOV、DPDK / SDPK、RDMA、P4，有智能网卡产品验证经验者优先
熟悉ARM/RISC-V，SoC集成，有SerDes、PCIE、AXI、DDR等IP的验证经验者优先