岗位职责：
1. 负责芯片顶层及关键子系统或模块的电源完整性（PI）与可靠性分析，包括电阻检查、静态/动态IR Drop、PG和signal电迁移（EM）、供电网络（PDN）优化；
2. 使用行业标准工具（如Ansys RedHawk-SC, Cadence Voltus）进行电源网络仿真，识别IR drop风险、电流密度超标区域，并提出物理设计优化方案以及后期PG eco方案；
3. 针对先进工艺节点（5nm/7nm）的复杂芯片，建立并维护EMIR签核（Sign-off）流程，覆盖多电压域（Multi-Voltage）、低功耗设计（UPF/CPF）场景下的电源完整性验证；
4. 协同物理设计（PD）、封装（Package）、系统团队，解决芯片-封装协同设计中的供电噪声、回流路径优化等工作；
5. 开发自动化脚本（Tcl/Python）优化分析流程，提升大规模设计场景下的EMIR验证效率，并生成符合Foundry要求的签核报告；
6. 分析电迁移对芯片长期可靠性的影响，结合热仿真（Thermal Analysis）评估焦耳热（Joule Heating）效应，提出金属层布线规则优化建议。
任职要求：
1.微电子、电子工程、集成电路设计等相关专业硕士及以上学历；
2. 5+年芯片电源完整性分析经验，熟悉数字/混合信号芯片设计流程，有先进工艺节点（5nm及以下）流片经验者优先；
3. 精通至少一种EMIR工具链（如RedHawk/Voltus）及配套流程；
4. 深入理解IR Drop与电迁移的物理机制，掌握电源网络设计、动静态电压降（Dynamic IR）仿真、去耦电容优化和MIM MOM电容规划等关键技术；
5. 熟悉工艺文件、寄生参数提取（SPEF）及Foundry提供的EM/IR设计规则；
6. 具备脚本开发能力（Tcl/Python），能实现数据分析和流程自动化；
7. 有高性能计算、高速SerDes等大功耗模块的EMIR分析经验；
8. 熟悉EMIR与STA（静态时序分析）、SI（信号完整性）的交叉影响，能协同优化时序与电源网络。
工作地点：北京、上海、成都、西安
思朗科技由前国家集成电路工程技术中心主任、中科院自动化所所长王东琳先生于2016年创立，思朗是国内领先的处理器内核研发、芯片设计、软件应用开发和科学计算机整机供应商。 公司主要业务模式为科学计算领域的处理器内核研发、芯片设计、软件应用开发和科学计算整机销售，其核心优势在于自主研发的架构，该架构是通用计算架构领域的重大创新，是全球首个可重构的芯片架构设计。该架构的提出，领先于2017年美国DARPA支持的电子复兴计划架构——软件定义硬件（SDH）和特定域片上系统（DSSoC）8年时间，实现了中国在科学计算芯片领域的完全自主可控。 我们追求打造极致的产品，秉承客户至上的原则，在实现商业化的道路上正稳步快速前进。