岗位职责：
1、对第三方IP或遗产模块进行门级网表分析：理解其功能、接口时序、功耗和性能特征，确保正确集成到SoC中。
2、硅后调试与故障分析：与测试团队合作，分析芯片测试失败的原因，从失效现象反向定位到门级网表中的特定节点或标准单元。
3、竞争性分析/逆向工程：（在合法合规前提下）分析并提供竞争对手芯片的架构和实现方案报告。
4、安全性评估：检测硬件木马，分析设计是否存在潜在的安全漏洞（如侧信道攻击点）。
5、重构与文档化：为缺乏文档的门级网表编写设计说明文档，甚至重构其RTL描述。
6、支持设计收敛：协助综合、时序分析团队解决复杂的时序、面积和功耗问题，提供门级见解。
任职要求：
1、硕士及以上学历，计算机、通信、微电子等相关专业；
2、3年以上数字电路设计经验、有数模混合芯片项目流片经验；
3、精通Verilog语言、并能够熟练使用主流EDA工具；
4、熟悉数字IC前端设计流程，熟练使用RTL设计检查仿真验证等工具。