职位描述：
作为ASIC设计团队的一部分，工程师将主要关注以下领域，但不限于：
1.深入理解系统级需求和IP特性，创建子系统设计。
2.为IP、子系统和芯片顶部准备微架构规范和验证计划
3.协助芯片制作和硅功能/性能验证。
4.协助实施团队进行网单发布、P&R建议和时间调整。
工作要求：
1.电气工程、计算机工程或相关技术专业学位
2.熟悉Verilog/SystemVerilog。
3.在这些任务中的任何一项上都有亲身经历：Lint/CDC检查、SDC/UPF生成、合成、正式测试
4.高度的自我激励和积极主动地解决问题
具备以下领域的扎实知识者优先：
1.具有子系统级设计的实践经验；
2.熟悉供应商的PCIE控制器和Phy，包括功能和测试模式。
3.熟悉AMBA规范和SOC架构。
4.熟悉前端ASIC设计方法/流程。
5.低功耗设计经验
6.具备以下IP经验者优先：PCIE/UFS/USB/eMMC/GPU/ISP/MIPI/VPU/NPU/DisplayPort/NoC/DDR/Ethernet/AMBA AXI/AHB/APB/GIC/SMMU/CoreSight