工作职责：
负责超大规模AI芯片中高性能的Cache、MMU系统的设计；
负责系统需求分解、微架构设计与PPA评估，撰写设计文档；
负责Cache、MMU系统的RTL开发；
协同各团队完成IP的PPA优化；
指导和支持中后端设计团队完成IP的物理实现；
支持芯片回片后的测试、性能功耗优化等工作。
岗位要求：
计算机、电子、通信等相关专业硕士或以上学历；
熟悉计算机体系结构，熟悉CPU、GPU中的Cache、MMU存储架构；
2年以上Cache/TLB/MMU相关设计集成经验；
熟悉AXI/CHI总线协议，有大型SoC存储性能调优经验者优先；
熟悉RTL综合，Floorplan到后端时序收敛的流程；
5年以上数字IC设计验证经验，有过多次成功的SoC流片经验；
良好的学习能力、团队协作能力和解决问题能力。