职位概述
作为高级 / 资深设计工程师，你将参与人工智能（AI）相关知识产权（IP）的微架构设计、寄存器传输级（RTL）实现工作，并致力于将前沿的人工智能技术从构思落实到具体实施阶段。
岗位职责
1.AI 相关 IP 产品的架构与微架构设计：撰写用于实现的详细设计规格说明，为后续开发提供清晰的指导框架。
2.跨团队协作：与设计团队和验证团队紧密合作，共同完成高质量的设计实现工作，保障各个环节衔接顺畅，确保最终设计成果符合预期质量标准。
3.团队指导与目标驱动：作为设计负责人，为初级工程师提供指导，引领团队达成设计目标，助力团队成员成长，推动整个团队高效完成任务。
4.软硬件协同设计：在软硬件协同设计流程中与软件团队密切配合，学习新兴的人工智能知识与技术，并将其创新性地应用到实际工作中，实现软硬件的高效融合。
5.设计优化工作：从功耗、时序、面积、内存带宽等方面对设计进行分析和优化，提升产品的性能表现，使其在各方面指标达到更优水平。
6.验证相关工作：编写深入的功能覆盖点及断言，推动 IP 产品验证收敛并完成产品签收工作，确保产品的功能准确性和完整性。
7.项目交付与跟踪：在压力环境下向客户交付 IP 产品，跟踪项目状态，解决设计关键路径上出现的问题，保障项目按时按质交付。
技能与经验要求
1.教育背景：需具备电子工程（EE）、计算机科学（CS）相关学位，若有电路设计、计算机科学方面的资质证书则更佳。
2.工作经验：拥有 5 到 10 年的 RTL 设计和微架构设计经验，熟悉相关设计流程与要点，能独立承担复杂的设计任务。
专业知识理解：
1.对现代计算机架构（如 CPU、GPU、DSP、AI 加速器架构、内存层次结构 / 一致性）以及现代总线架构（如 AXI 或 ACE）有深入理解，能够基于这些知识开展架构设计工作。
2.对人工智能运算操作（如卷积、池化等）有较好的理解，便于将相关操作融入到 AI 相关 IP 设计中。
3.深入掌握低功耗设计、可验证性设计以及可复用性设计理念与方法，提升产品整体质量。
编程语言与工具掌握：
1.精通 Verilog/System Verilog 语言，能够熟练运用其进行代码编写实现设计功能。
2.具备 System C 和事务级建模（TLM）经验者优先，可拓展设计思路与实现方式。
3.有形式验证经验者更佳，有助于提升验证的全面性和准确性。
管理与交付能力：
4.有直线管理经验者优先，便于在团队协作与指导方面发挥更好的作用。
5.拥有从规格制定、实施到最终签收的完整产品交付记录，熟悉整个产品交付流程及关键环节把控。
其他关键能力：熟练编写功能覆盖和断言，具备出色的沟通能力、团队合作精神以及注重细节的工作态度，确保工作的高效推进与高质量完成。