1. 熟悉芯片设计流程，并有参与流片的经验。2. 熟悉RTL综合, Floorplan 到后端时序收敛的流程，16nm及以下优先考虑。
3. 问题解决能力强而且全面, 具优秀团队沟通协作能力。
4. 使用过设计验证自动工具以及脚本的经验。
5. 熟悉主要总线协议, CPU, 以及常用数字 IP, SerDes, Phy，参与过芯片顶层整合，大型芯片设计经验者优先。