岗位职责：
1. 主导数字后端设计全流程，完成芯片物理实现与优化。
2. 负责时序收敛、功耗分析及信号完整性验证。
3. 协同前端设计团队完成接口对接与数据交互。
4. 参与EDA工具链优化，提升设计效率与质量。
任职要求：
1. 本科及以上学历，电子工程/微电子相关专业。
2. 精通Verilog/SystemVerilog硬件描述语言。
3. 熟练使用ModelSim仿真工具及OpenSTA时序分析工具。
4. 熟悉VHDL或SystemC建模技术者优先。
5. 具备持续学习新工具及工艺节点的能力。