岗位职责
1.深度参与 SOC 架构设计研讨，基于产品需求对 DDR 等关键 IP 进行精准架构评估、选型。通过建模仿真，全方位开展性能、带宽、Latency、低功耗等多维度评估分析，精心梳理数据流，为整体设计筑牢根基。
2.熟练运用 Verilog 语言完成模块的 RTL 代码编写，并严格进行规范检查，确保代码质量。基于 SoC 平台，依照第三方 IP 集成文档，高效完成设计集成工作，保障功能的正确性和功能安全的完整性。
3.主导 SOC 架构设计，确保芯片架构契合 PPA（性能、功耗、面积）目标。编写详细的 SoC 架构文档以及子系统功能描述文档。
4.积极协助验证工程师完成验证计划的制定，全力支持仿真调试和 emulation 调试工作，为验证工作的顺利开展提供技术保障。熟悉时序逻辑，精心完成 SDC 设计，有力支持实现工程师完成时序收敛和 DFT 工作，确保芯片设计的可实现性和可测试性。
5.关注性能领域的先进技术，制定科学合理的技术路线图，主导前沿技术的预研工作，并推动其在实际项目中的落地应用。不断探索新技术、新方法，为公司产品保持技术领先优势提供有力支撑。
任职要求
1.电子、微电子、计算机、集成电路设计等相关专业，硕士及以上学历。
2.具备 8 年以上芯片设计相关工作经验。具备至少 3 款完整的 SoC 设计开发流程及成功流片经验。在先进工艺下大型高算力芯片量产方面有突出成果者优先。
3.熟悉 AXI/APB/AHB 等总线协议、DDR/LPDDR/PCIe/Ethernet/USB等接口协议，能够协助验证团队开展多协议混合验证工作。
4.熟悉NoC/DDR/LPDDR/PCIe/Ethernet/USB等主流IP。熟练掌握主流 EDA 工具（如 Synopsys、Cadence 等），能灵活运用 perl、python、tcl 等脚本语言，高效辅助设计流程自动化开展。
5.在 SoC 集成过程中，对时钟、复位、功耗等方面出现的问题有敏锐洞察力及高效解决策略。
6.熟悉大规模芯片设计中团队协作模式，能够与验证、后端、软件等多团队紧密沟通协作，推动项目顺利进行。
7.对新技术保持高度敏感性，积极关注行业前沿动态，能够快速学习并将新技术融入实际工作。具备创新思维，在工作中不断优化设计方法及流程，提升工作效率与设计质量。