热门城市：北京 上海 广州 深圳 成都 杭州 天津 西安 苏州 武汉 厦门 长沙 郑州 重庆

职位类型

薪资范围:全部,10K以下,10-20K,20-30K,30-50K,50k以上

学历要求:全部,学历不限,大专,本科,硕士,博士

工作经验:经验不限,1年以内,1-3年,3-5年,5-10年,10年以上

搜索结果

资深数字ic设计工程师 35-55*12薪深圳
深圳5-5年

数模混合芯片,ASIC,VHDL,5年以上数字前端设计经验,RISC-V,3-5年数字前端设计经验,高速接口,数字IC设计,Verilog/System Verilog,成功流片经验,有数字前端设计师经验
 深圳市爱协生科技股份有限公司融资阶段：公司规模：
数字ic设计工程师 30-50*14薪深圳
深圳5-5年

数字电路,SOC,Verilog,RISC-V,eFlash
深圳市华普微电子股份有限公司融资阶段：公司规模：
数字IC设计工程师 30-60*14薪深圳
深圳5-5年

有数字前端设计师经验,5年以上数字前端设计经验,ASIC,SoC,数模混合芯片,RISC-V,ARM,成功流片经验,量产经验,Verilog/System Verilog,VHDL,Python
深圳市华普微电子股份有限公司融资阶段：公司规模：
SOC前端设计（SOC设计方向） 40-70*15薪深圳
深圳5-5年

SOC前端,SOC设计,前端设计
 蓝芯算力（深圳）科技有限公司融资阶段：公司规模：
高级数字IC设计工程师 20-40*12薪深圳
深圳3-3年

电路设计,VHDL,Verilog,芯片设计
 比亚迪股份有限公司融资阶段：公司规模：
高级数字IC设计工程师 (大算力芯片方向) 50-80*15薪深圳
深圳3-3年

有数字前端设计师经验,3-5年数字前端设计经验,5年以上数字前端设计经验,GPU,DSP,CPU,ASIC,ARM,RISC-V,高速总线协议,成功流片经验,Verilog/System Verilog
深圳云天励飞技术股份有限公司融资阶段：公司规模：
高级IC设计工程师（深圳） 50-70*15薪深圳
深圳5-5年

STA,USB,soc,RISC-V,Verilog/System Verilog,EMAC,有数字前端设计师经验,verilog,高速总线协议,ASIC,5年以上数字前端设计经验,DDR,DFT,前端EDA工具,ARM,flow
深圳比特微电子科技有限公司融资阶段：公司规模：
数字IC设计工程师 30-55*15薪深圳
深圳5-5年

数模混合芯片,ASIC,5年以上数字前端设计经验,前端EDA工具,SoC,Verilog/System Verilog,成功流片经验,有数字前端设计师经验,ARM,MCU
芯海科技（深圳）股份有限公司融资阶段：公司规模：
ISP芯片设计工程师（深圳） 40-70*14薪深圳
深圳5-5年

有数字前端设计师经验,5年以上数字前端设计经验,ASIC,SoC,RISC-V,ARM,成功流片经验,量产经验,Verilog/System Verilog,C/C++,Python,ISP,AI
深圳比特微电子科技有限公司融资阶段：公司规模：
高级数字IC设计工程师 20-40*12薪深圳
深圳3-3年

有数字前端设计师经验,3-5年数字前端设计经验,高速接口,SerDes,SPAD,CMOS图像传感器
 比亚迪汽车工业有限公司融资阶段：已上市公司规模：10000人以上
SOC前端设计（SOC设计方向） 40-70*15薪深圳
深圳5-5年

有数字前端设计师经验,5年以上数字前端设计经验,SoC,RISC-V,Python,Perl,高速总线协议
 蓝芯算力（深圳）科技有限公司融资阶段：公司规模：
芯片开发部数字芯片设计工程师 20-40*15薪深圳
深圳1-1年

Verilog,FPGA开发,电路设计,芯片设计
 深圳市欧冶半导体有限公司融资阶段：公司规模：
资深数字设计工程师（NOC方向） 30-60*16薪深圳
深圳5-5年

有数字前端设计师经验,5年以上数字前端设计经验,ARM,高速总线协议,成功流片经验,量产经验,Verilog/System Verilog
深圳市国微电子有限公司融资阶段：公司规模：
数字电路设计工程师（数模混合方向） 25-50*18薪深圳
深圳5-5年

有数字前端设计师经验,5年以上数字前端设计经验,数模混合芯片,ASIC,MCU,高速接口
 深圳市国微电子有限公司融资阶段：公司规模：
高级数字IC设计工程师（MCU/SOC） 20-40*14薪深圳
深圳5-5年

电路设计,FPGA开发,单片机开发,ARM开发,Verilog,CAD,嵌入式技术
 深圳市华普微电子股份有限公司融资阶段：公司规模：
DRAM研发工程师 25-40*14薪深圳
深圳5-5年

DRAM 1α/ 1β
深圳市大卉科技有限公司融资阶段：公司规模：
数字IC设计工程师 30-60*14薪深圳
深圳3-3年

有数字前端设计师经验,3-5年数字前端设计经验,ASIC,VHDL,Verilog/System Verilog
笔特科技（成都）有限公司融资阶段：公司规模：
数字IC设计工程师 45-65*18薪深圳
深圳5-5年

电路设计,FPGA开发,Verilog,Perl,芯片设计
 深圳市国微电子有限公司融资阶段：公司规模：
数字电路工程师 40-70*16薪深圳
深圳3-3年

电路设计,VHDL,Verilog,Perl,芯片设计
 深圳市国微电子有限公司融资阶段：公司规模：
SOC前端设计（IP设计） 40-70*15薪深圳
深圳5-5年

FPGA开发,Perl,芯片设计,Python
蓝芯算力（深圳）科技有限公司融资阶段：公司规模：

1 2