职位描述
1、与模拟IP设计团队紧密合作，负责数字电路的前端设计
2、与算法工程师配合，负责DSP模块的RTL设计，包括：RTL coding，RTL signoff，确保功能和PPA满足项目要求；
3、负责RTL to Netlist ，包括：Synthesis，DFT，Formal 等
4、协助芯片测试团队完成测试方案的制定，并完成相关单元测试
5、撰写详细的设计文档和用户集成手册
职位要求
1、五年以上数字电路设计经验，微电子及电子类相关专业，硕士及以上学历
2、熟悉先进工艺节点的高速接口类IP协议，包括：PCIE，DDR，USB，Serdes等
3、掌握ASIC设计流程及相关EDA工具，有产品量产经验者优先
4、掌握Verilog，熟悉SystemVerilog，熟悉极致PPA（功耗/性能/面积）设计流程
5、熟练使用Perl/TCL/Python者优先；有数模混合开发经验者优先
6、责任心强，注重细节和自驱力强，有良好的沟通与团队协作能力，有较强的英语读写能力