热门城市：北京 上海 广州 深圳 成都 杭州 天津 西安 苏州 武汉 厦门 长沙 郑州 重庆

职位类型

薪资范围:全部,10K以下,10-20K,20-30K,30-50K,50k以上

学历要求:全部,学历不限,大专,本科,硕士,博士

工作经验:经验不限,1年以内,1-3年,3-5年,5-10年,10年以上

搜索结果

数字设计工程师（存储器） 23-45*12薪广州
广州1-1年

云计算,表单验证,验证,存储芯片
 世猎（上海）人力资源有限公司融资阶段：公司规模：100~499人
数字芯片前端设计工程师 20-28*12薪西安
西安3-3年

系统设计,信息架构,架构设计
 安徽丽格盟动人力资源服务有限公司融资阶段：公司规模：
数字设计工程师 30-60*12薪上海
上海3-3年

有数字前端设计师经验,ARM,RISC-V,x86,3-5年数字前端设计经验,ASIC,SoC,CPU,GPU,高速接口,成功流片经验,Verilog/System Verilog
翼华科技（北京）有限公司融资阶段：公司规模：
数字ic设计工程师 30-50*14薪深圳
深圳5-5年

数字电路,SOC,Verilog,RISC-V,eFlash
深圳市华普微电子股份有限公司融资阶段：公司规模：
数字芯片设计工程师(J11203) 25-50*13薪北京
北京5-5年

C/C++,高速总线协议,数字后端设计,usb,SoC,3-5年数字前端设计经验,Verilog/System Verilog,成功流片经验,有数字前端设计师经验,ARM
晶晨半导体（深圳）有限公司融资阶段：公司规模：
数字IC设计工程师 50-80*13薪上海
上海5-5年

有数字前端设计师经验,5年以上数字前端设计经验,数模混合芯片,成功流片经验,Verilog/System Verilog,Python,TCL,Perl
上海川土微电子股份有限公司融资阶段：公司规模：
数字IC设计工程师 30-60*14薪深圳
深圳5-5年

有数字前端设计师经验,5年以上数字前端设计经验,ASIC,SoC,数模混合芯片,RISC-V,ARM,成功流片经验,量产经验,Verilog/System Verilog,VHDL,Python
深圳市华普微电子股份有限公司融资阶段：公司规模：
SOC前端设计（SOC设计方向） 40-70*15薪深圳
深圳5-5年

SOC前端,SOC设计,前端设计
 蓝芯算力（深圳）科技有限公司融资阶段：公司规模：
数字IC设计工程师 25-40*14薪杭州
杭州3-3年

FPGA,SoC,量产经验,Verilog/System Verilog,Perl,有数字前端设计师经验,数模混合芯片,ASIC,高速总线协议,Shell,前端EDA工具,x86,3-5年数字前端设计经验,成功流片经验,ARM,MCU
杰华特微电子股份有限公司融资阶段：公司规模：
数字IC设计工程师（处理器） (MJ000650) 30-50*12薪北京
北京3-3年

有数字前端设计师经验,1-3年数字前端设计经验,3-5年数字前端设计经验,5年以上数字前端设计经验,CPU,GPU,高速接口,ASIC,Verilog/System Verilog,RISC-V,ARM,x86,高速总线协议,成功流片经验
 深圳市中兴微电子技术有限公司融资阶段：公司规模：
资深ic设计工程师 50-80*15薪北京
北京5-5年

有数字前端设计师经验,5年以上数字前端设计经验,SoC,CPU,RISC-V,高速总线协议,Verilog/System Verilog,CPU,PCIE
北京数渡信息科技有限公司融资阶段：公司规模：
数字前端工程师 6-9*12薪郑州
郑州3-3年

WebGL,Web性能优化,Vue.js,CSS3,HTML5,JavaScript,Bootstrap,CSS,HTML,Javascript,YUI,Vue,EasyUI,WebGIS开发经验
 浙江建木智能系统有限公司融资阶段：公司规模：20~99人
数字电路设计工程师（数模混合方向） 25-50*18薪深圳
深圳5-5年

有数字前端设计师经验,5年以上数字前端设计经验,数模混合芯片,ASIC,MCU,高速接口
 深圳市国微电子有限公司融资阶段：公司规模：
高级数字IC设计工程师（MCU/SOC） 20-40*14薪深圳
深圳5-5年

电路设计,FPGA开发,单片机开发,ARM开发,Verilog,CAD,嵌入式技术
 深圳市华普微电子股份有限公司融资阶段：公司规模：
资深IC设计工程师 60-80*15薪杭州
杭州5-5年

LINT,CDC,FPGA,SSD,RISC-V,高速接口,Verilog/System Verilog,有数字前端设计师经验,高速总线协议,ASIC,5年以上数字前端设计经验,成功流片经验,PCM,ARM,SATA
深圳市德明利技术股份有限公司融资阶段：公司规模：500~999人
高级IC设计工程师（上海） 50-80*14薪上海
上海5-5年

有数字前端设计师经验,5年以上数字前端设计经验,ASIC,SoC,CPU,高速接口,ARM,RISC-V,高速总线协议,前端EDA工具,成功流片经验,量产经验,Verilog/System Verilog,C/C++,Python,TCL
深圳比特微电子科技有限公司融资阶段：公司规模：
NOC设计工程师 30-50*15薪上海
上海3-3年

有数字前端设计师经验,3-5年数字前端设计经验,高速总线协议,Verilog/System Verilog
上海壁仞科技股份有限公司融资阶段：公司规模：500~999人
DRAM研发工程师 25-40*14薪深圳
深圳5-5年

DRAM 1α/ 1β
深圳市大卉科技有限公司融资阶段：公司规模：
数字IC设计工程师 35-65*18薪北京
北京5-5年

Verilog,嵌入式技术,FPGA开发,电路设计,芯片设计
 合肥大唐存储科技有限公司融资阶段：公司规模：20~99人
数字IC设计工程师(J48785) 20-40*15薪北京
北京5-5年

有数字前端设计师经验,5年以上数字前端设计经验,FPGA,MCU,ASIC,ARM,RISC-V,数字后端设计,Verilog/System Verilog,C/C++,VHDL
京东方科技集团股份有限公司融资阶段：公司规模：

1 2 3 4 5 6